verilog中锁存器的问题
如图所示为verilog写成程序后RTL图,注意锁存器 rRST_adc_n
此锁存器enable 信号在状态机到st1~5时触发,在状态机0时解锁。但是注意到,由于多了WIDEord 这个或或,enable信号会低于D到达,造成的结果
锁存的不是1而是0.。
因为在写状态机时,其他状态没有赋值,系统自动生成锁存器,但是会产生错误。
Tag verilog中锁存器的问题
推荐.NET配套的通用数据层ORM框架:CYQ.Data 通用数据层框架
IT technology blog, featuring the essence for you to read the article, is to learn IT technology blog first choice
如图所示为verilog写成程序后RTL图,注意锁存器 rRST_adc_n
此锁存器enable 信号在状态机到st1~5时触发,在状态机0时解锁。但是注意到,由于多了WIDEord 这个或或,enable信号会低于D到达,造成的结果
锁存的不是1而是0.。
因为在写状态机时,其他状态没有赋值,系统自动生成锁存器,但是会产生错误。
Welcome to IT Technology Blog,Learn What you need!
Email:cyq1162@gmail.com